This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PAT-NO:

JP362084563A

DOCUMENT-IDENTIFIER:

JP 62084563 A

TITLE:

MANUFACTURE OF THIN-FILM FIELD-EFFECT

TRANSISTOR ARRAY

PUBN-DATE:

April 18, 1987

INVENTOR-INFORMATION:
NAME
OGAWA, FUMIHIRO
TADOKORO, OSAMU
OOTA, KENICHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NEC CORP

N/A

APPL-NO:

JP60225259

APPL-DATE:

October 8, 1985

INT-CL (IPC): H01L029/78, G02F001/133 , G09F009/35 , H01L027/12

US-CL-CURRENT: 257/E29.273, 438/140 , 438/FOR.409

ABSTRACT:

PURPOSE: To prevent plasma damage at the time of formation through a plasma CVD method by covering an ITO film for a display electrode with a metallic film during the time when a thin-film field-effect transistor is shaped.

CONSTITUTION: An indium-tin oxide film (an ITO film) 2 is formed onto a glass substrate 1 as a display electrode. A chromium film 3 is shaped onto the ITO film as a gate electrode. The superposed ITO and chromium two layer films are processed to the predetermined shapes of the gate electrode 4 and the display electrode 5 through photolithographic-etching. An

.

silicon nitride film
6 as a gate insulating layer, an amorphous silicon film 7 as a
semiconductor
layer and a phorus-doped N<SP>+</SP> amorphous silicon film 8 as
an ohmic
contact layer are formed continuously by using a three-chamber
in-line type
plasma CVD device. Lastly, a chromium film for the gate
electrode coated onto
a display electrode 13, a chromium film for drain-source
electrode and an
silicon nitride film as a protective film are removed through
photolithographic-etching.

COPYRIGHT: (C) 1987, JPO&Japio

⑩ 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭62-84563

⑤Int Cl.⁴	識別記号	庁内整理番号		❸公開	昭和62年(198	7)4月18日
H 01 L 29/78 G 02 F 1/133 G 09 F 9/35 H 01 L 27/12	3 2 7 3 0 1	8422-5F 8205-2H 6731-5C 7514-5F	審査請求	未請求	発明の数	2	(全5頁)

②特 願 昭60-225259

愛出 願 昭60(1985)10月8日

東京都港区芝5丁目33番1号 日本電気株式会社内 文 博 ⑫発 明 者 小 川 日本電気株式会社内 東京都港区芝5丁目33番1号 理 明 者 田 所 ⑫発 東京都港区芝5丁目33番1号 日本電気株式会社内 70発 明 **H** 健 者 太 日本電気株式会社 東京都港区芝5丁目33番1号 ①出 願 人

朔 細 書

弁理士 内 原

1. 発明の名称

何代 理 人

溥膜電界効果トランジスタアレイの製造方法

2. 特許請求の範囲

(1) ガラス芸板上に投示電優用導電膜を形成する 工程と、前記導電膜上にゲート電優用金属膜を形成する工程と、前記導電膜と金属膜を選択エッチングしてゲート電優と表示電極を形成する工程と、が一ト絶縁層と半導体層を単模する工程と、前記がサート絶縁層と半導体層をエッチングして所定形状のゲート絶縁膜とソース・ドレイン領域を形成する工程と、ドレイン・ソース電優及びチャネルが多工程と、ドレイン・ソース電優及びチャネルが多工程と、ドレイン・ソース電優及びチャネルがでが定の形にエッチングする工程と、前記会系で電性上に被援されている前記ゲート電優用金属に関係を除去する工程とを含むことを特徴とする薄膜を除去する工程とを含むことを特徴とする薄膜を除去する工程とを含むことを特徴とする薄膜

(2) ガラス基板上に表示電極用導電膜を形成する

工程と、ドレイン・ソース電優用金属膜を形成す る工程と、オーミックコンタクト用半導体層を形 成する工程と、前記袋示電極用導電膜と前記ドレ イン・ソース電極用金属膜と前記オーミックコン タクト用半導体層とを所定のドレイン電性,ソー ス電値,表示電極の形状にエッチングする工程と、 ドレイン・ソース用半導体層、ゲート絶敏膜を順 次堆積する工程と、ゲート電極用金属膜を形成す る工程と、エッチングしてゲート重極、ソース電 極、ソース領域、ドレイン遺極、ドレイン領域。 表示電極を形成すると共に表示電極極上の前記ド レイン・ソース電極用金属膜、オーミックコンタ クト用半導体層 , ドレイン・ソース用半導体層 , グート絶縁膜及びゲート電極用金属膜を除去する 工程とを含むことを特徴とする溥謨電界効果トラ ンジスタアレイの製造方法。

3. 発明の詳細な説明

〔 産業上の利用分野 〕

本発明は溥岐世界効果トランジスタアレイの製

造方法に関する。

〔従来の技術〕

プラズマCVD法により比較的低温でアモルフ ァスシリコン膜をガラス基板上に形成できること から、これを用いた得膜電弁効果トランジスタア レイはアクティブマトリックス夜晶ディスプレイ 用として、開発実用化が進められている。との淳 膜電界効果トランジスタアレイは、ゲートバスラ インとドレインパスラインをマトリックス状化形 成し、これらの交叉点に、溥禛電界効果トランジ スタが設けられるがとのトランジスタの構造とし てはゲート電極が下層で、ドレイン・ソース電極 が上層の逆スタガー構造と、ゲート電優が上層で ドレイン・ソース電極が下層の順スタガー構造が、 提案されている。両トランジスタ構造において、 ソース電極には、表示電極パッドが結ばれている。 表示電極はスパッタ法による酸化インジューム・ スズ膜が用いられ、この膜の厚さは、透明性と膜 抵抗の両要求から 0.1 4m程度である。

によって虚元され失透するという不良が起とりやすいことである。適常この問題を避けるために、 成膜時のパワーを下げたり、基板温度を下げたり するが、薄膜電界効果トランジスタの特性に対し てはマイナス要因となる。特に、移動度の低下や しきい電圧 V_Tのドリフト盤の増大が生する。

(発明が解決しようとする問題点)

本発明の目的は製造工程の数を従来と同じあるいはより関略な工程で、失选,移動度の低下,ドリフト量増大等の問題を解決する複模電料効果トランジスタアレイの製造方法を提供することにある。

(問題点を解決するための手段)

本願第1の発明の溥順電界効果トランジスタアレイの製造方法は、ガラス基板上に表示電極用導 電膜を形成する工程と、前配導電膜上にゲート電 個用金属膜を形成する工程と、前記導電膜と金属 膜を選択エッチングしてゲート電極と表示電極を 形成する工程と、ゲート絶縁層と半導体層をエッチングして所定形状のゲート絶縁膜とソース・ド 従来の導展電界効果トランジスタアレイの製造方法は、表示電極を博展電界効果トランジスタ形成後に成模パターン化する製造方法と、薄膜電界効果トランジスタ形成前に成膜パターン化する製造方法がある。

前者の製造方法の問題点として、酸化インジューム・スズ(ITO)の膜形成条件に博展電界効果トランジスタの特性にダメージを与えないための制限が加わることであり、具体的には、ITO成膜時の基板温度を低く抑え、スパッタパワーも低く抑えなければならないことである。この制約は、膜の透明性や膜抵抗に悪影響を及ぼすだけでなく、アクティブ・マトリクス被晶パネルの母立にかいても、ITO膜の劣化を沿く。又、ITO膜が014mと溥いため溥護電界効果トランジスタの凹凸の段差による段差切れ不良が生じやすい問題もある。

一方、後者の製造方法の問題として表示電極の ITO膜が、プラズマCVD法でアモルファスシ リコン膜及びゲート絶縁膜を形成する時、H₂ガス

レイン領域を形成する工程と、ドレイン・ソース 電感用金属値を形成する工程と、ドレイン・ソー ス電値及びチャネル部を所定の形にエッチングす る工程と、前記表示電極上に被復されている前記 ゲート電値用金属膜を除去する工程とを含んで構成される。

本組第2の発明の薄膜選界効果トランジスタアレイの製造方法は、ガラス基板上に表示電極用球電膜を形成する工程と、ドレイン・ソース電極用金額膜を形成する工程と、オーミックコンタクト用半導体層を形成する工程と、前記表示電極用部でが成する工程と、前記表示電極の前記ドレイン・フース電極用金所定のドレインタクト用半導体層とを所定の形がによった、ドレインを関係が表示電極の形がになる工程と、ドレインの対する工程と、アチングする工程と、ドレインの対する工程と、エッチングしてが通過で形成する工程と、エッチングしてが通過である工程と、エッチングしてが通過である工程と、エッチングしてが通過である工程と、エッチングしてが通過である工程と、工業ででであると表に、表示電極強上の前記ドレイン・ソース電極用金属膜、

オーミックコンタクト用半導体層,ドレイン・ソース用半導体層,ゲート絶談膜及びゲート電極用金減膜を徐去する工程とを含んで構成される。 (実施例)

• . . •

次に本発明の実施例について図面を診照して視明する。

第1図(a)~(i)は本第1の発明の第1の実施例を 説明するための製造工程順に示した逆スタガー解 造薄膜電界効果トランジスタの断面図である。

まず、第1図(a)に示すように、ガラス基板1に 表示電便用として嵌化インジューム・スス膜(I TO膜)2をスパッタ法により約0.14mの膜厚で 形成する。

次に第1図(b)に示すように、ITO減上にゲート電極用としてのクロム頃3をスパッタ法で約0.15 umの模學に形成する。

次に、第1図(c)に示すように重発したITO, クロムの2層の膜をフォトリソグラフィ・エッチングにより、所定のゲート電電4, 表示電極5の 形状に加工する。表示電極5は、クロム膜3によ

膜12をプラズマCVD装置を用い形成する。

最後に、第1図(i)に示すように、表示電極13上に被覆されているゲート電極用クロム膜,ドレイン・ソース電極用クロム膜及び保護層としての窒化シリコン膜をフォトリングラフィ・エッチングにより除去する。以上述べた製造方法においては、2番目の工程でITO膜をクロム膜で随い、トランジスタ形成後の最後の工程でクロム膜を除去しているので、プラズマCVD法による形成時、ITO膜面はプラズマ雰囲気中にさらされることはない。

第2図(a)~(i) は本第1の発明の第2の実施例を 説明するための製造工程順に示した速スタガー構 造薄膜電外効果トランジスタの断面図である。

第2凶(a),(b),(c)までは第1の実施例と全く同じ工程で製造される。

次に、第2図(d)に示すように、3チャンパー・ インライン式プラズマCVD装置により、ゲート 絶域値としての選化シリコン膜6,半導体値とし てのアモルファスシリコン膜7及び保護層として って役われている。

次に、第1図(d)に示すように、3チャンパーのインライン式ブラズマCVD装置を用い、ゲート 絶縁層 として選化シリコン膜 6、半導体層としてアモルファスシリコン膜7及びオーミックコンタクト層としてリンドーブのn⁺アモルファスシリコン膜8をそれぞれ0.3μm,0.3μm,0.05μmの厚さに連続成膜する。

次に、第1図(e)に示すように、プラズマCVD 法により形成された3層の膜を、フォトリングラ フィ・エッチングにより所定の形状に加工する。

次に、第1図(f)に示すようにドレイン・ソース 電極としてクロム膜10をスパッタ法により膜厚 0.154mに形成する。

次に、第1図(g)に示すように、ドレイン・ソース電極及びチャンネル部11を形成するためにフォトリソグラフィ・エッチングにより所定の形状に加工する。

次に、第1図(h)に示すように、チャンネル部11 が蘇出しているので、保護層として選化シリコン

の輩化シリコン順12を各々0.3 mの順厚で連続 形成する。

次に、第2図(e)に示すようにプラズマCVD法により形成された3個の概をフォトリングラフィ・エッチングにより、所定の形状に加工する。

要なたに、第2図(f)に示すように、ドレイン・ ソース電極部分の保護層の選化シリコン膜12を フォトリングラフィ・エッチングにより取除く。 チャゼネル部は、保護層の選化シリコン膜12で 覆われている。

次に、第2図(g)に示すように、ドレイン・ソース 電極用の n⁺アモルファスシリコン膜 8 をブラズマ C V D 法で、クロム膜 1 0 をスパッタ法で各々 藤厚 0.05 μm, 0.15 μm に形成する。

次に、第2図(h)に示すようにフォトリングラフィ・エッチングにより、所定の形状にドレイン・ソース電極16を加工する。との工程で、投示電極上のゲート電極用クロム膜、オーミックコンタクト用 n⁺ アモルファスンリコン膜及びドレイン・ソース電極用クロム膜が収除かれる。

最後に、第2図(i)に示すよりに、基板全体の保 **鰻層として、ポリイミド膜18をスピーナー法に** より給布傑成し形成する。

以上述べた製造方法においては、二番目の工程 でITO膜2をクロム膜3で傾いトランジスタ形 成後クロム膜を除去しているので、ブラズマCV D法による形成時、ITO模面はブラズマ雰囲気 中にさらされることはない。

第3図(a)~(h)は本第2の発明の一実施例を説明 するための工程順に示した順スタガー構造導膜電 界効果トランジスタの断面図である。

まず、第3凶(a)に示すよりに、ガラス基板1に ITO膜2をスパッタ法により、膜厚 0.1 4mに形 成する。

次に、第3凶(b)に示すようにドレイン・ソース 電極としてクロム膜3をスパッタ法により、膜摩 0.154mに形成する。

次に、第3図(c)に示すよりにオーミックコンタ クトのために n⁺ アモルファスシリコン 膜 8 をブラ メマCVD法により膜厚 0.05μmに形成する。

護層としてポリイミド膜18をスピーナー法によ り盆布焼成し形成する。

この実施例においても前述の第1の発明の第1, 第2の実施例と同様に、表示電極用のITO膜は、 4. 図面の簡単な説明 プラズマCVD法による形成時、クロム膜で積わ れているのでプラメマ雰囲気にさらされることは たい。

〔発明の効果〕

以上説明したように、本発明は、檸健電界効果 トランジスタを形成する間、表示遺憾用のITO 膜が金属膜で覆われているようにしたので、ブラ スマCVD法の形成時のプラズマダメージを受け ないという効果がある。

また、従来の製造方法では表示電極とゲート電 極、あるいはドレイン・ソース電極を各々別にパ ターン加工していたが、本発明では炭示電極はゲ ート筐篋(あるいはドレイン・ソース電框)と同 一工程でパターン加工され、且つ、表示電極上の 金属順はドレイン・ソース電極(あるいはゲート 電極)のパターン形成時に除去するので従来の製

次に、第3図(d)に示すように3層に形成された 膜をフォトリングラフィ・エッチングにより所定 のドレイン電優19と、ソース電優,表示電優の 形状に加工する。

次に、第3凶(e)に示すように2チャンパーのイ ンライン方式のプラズマCV D装置を用い、アモ ルファスシリコン膜1及びゲート絶録層としての 窒化シリコン膜 6を谷々 0.3 μmの膜浮に連続形成 する。

次に、第3図ほに示すよりに、ゲート電極用と してクロム膜 3 をスパッタ法で膜厚 0.1 5 μm 化形

次に、第3図(g)に示すようにフォトリソグラフ ィ・エッチングによりゲート電極22.ソース電 板21、炭示電極13を加工する。との工程で、 表示電極上のドレイン・ソース電極用クロム膜。 n⁺アモルファスシリコン膜,アモルファスシリコ ン膜,窟化シリコン膜,ゲート電極用クロム膜が 取除かれる。

最後に、第3図(b)に示すように、基板全体の保

造方法と比ペホトリングラフィエ程が1 工程少な くてすむという効果がある。


第1図(a)~(i)は第1の発明の第1の実施例を説 明するための工程順に示した逆スタガー構造溥牒 電界効果トランジスタの断面凶、第2凶(a)~(i)は 第1の発明の第2の実施例を説明するための工程 順に示した逆スタガー構造導膜電界効果トランジ スタの断面図、第3図(a)~(b)は第2の発明の一実 施例を説明するための工程順に示した順スタガー 構造薄膜電界効果トランジスタの断面図である。


1 ····· ガラス基板、2 ····· I T O 膜、3 ····· ク ロム膜、4……ゲート電極、5……表示電極、6 ……翌化シリコン膜、1……アモルファスシリコ ン膜、8 …… n⁺ アモルファスシリコン膜、10 … …クロム膜、11……チャネル部、12……強化 シリコン膜、13……ITO表示電極、16…… ソース・ドレイン電極、18……ポリイミド、19 ……ドレイン単値、21……ソース電値、22…


特開昭 62-84563 (5)

…ゲート電極。

代理人 弁理士 內 原 皆







第 2 四